# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-228784

(43) Date of publication of application: 25.08.1998

(51)Int.CI.

G11C 16/02

(21)Application number: 09-027670

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


12.02.1997

(72)Inventor: HAYASAKA TAKASHI

## (54) NON-VOLATILE SEMICONDUCTOR MEMORY

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a non-volatile semiconductor memory which can control more efficiently threshold value distribution of a memory cell. SOLUTION: In a verifying operation of a flash memory, plural different verifying levels are generated, and pulse voltage for writing or erasing operation are generated plural times until voltage exceeds a verifying level. Threshold value distribution is varied at high speed using high verifying voltage, and threshold values distribution is narrowed using low verifying voltage. For example, pulse voltage applied to a memory cell is made to have a constant voltage value, and a pulse width is generated by increasing it with a power. Also, pulse width is made constant, and a voltage value is generated by increasing it with a power. Or, the same verifying function is achieved by making the sensitivity of a sense amplifier variable.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

3

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-228784

(43)公開日 平成10年(1998) 8月25日

(51) Int.Cl.<sup>6</sup>
G 1 1 C 16/02

識別記号

FΙ

G11C 17/00

611A

601Q

審査請求 未請求 請求項の数7 OL (全 9 頁)

(21)出願番号

(22)出願日

特願平9-27670

平成9年(1997)2月12日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 早坂 隆

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 青山 葆 (外2名)

(54) 【発明の名称】 不揮発性半導体記憶装置

#### (57)【要約】

【課題】 メモリセルのしきい値分布をより効率的に制 御できる不揮発性半導体記憶装置を提供する。

【解決手段】 フラッシュメモリにおいて、ベリファイ動作において、複数の異なるベリファイレベルを発生させ、ベリファイレベルを越えるまで書き込みまたは消去の動作のためのパルス電圧を複数回発生させる。高いベリファイ電圧を用いて、しきい値分布を高速に変化し、低いベリファイ電圧を用いて、しきい値分布を狭くする。たとえば、メモリセルに印加するパルス電圧を、電圧値を一定とし、パルス幅をべき乗で増加させて発生させる。または、パルス幅を一定とし、電圧値をべき乗で増加させて発生させる。あるいは、センスアンプの感度が変更可能にして同様のベリファイ機能を果たす。



(2)

特開平10-228784

1

#### 【特許請求の範囲】

【請求項1】 外部から入力されるアドレス信号をデコ ードして行の選択を行なう第1のデコーダと、外部から 入力されるアドレス信号をデコードして列の選択を行な う第2のデコーダと、行及び列の方向に配列され上記の 第1と第2のデコーダの出力に基づいて外部からの情報 を電気的に書き込みまたは消去される複数のメモリセル からなるメモリアレイと、メモリセルに記憶した情報が 所定の状態であるかを判定するセンスアンプと、電源電 圧と異なる電圧を発生する高電圧発生回路と、第1と第 2のデコーダと髙電圧発生回路の動作を制御する制御回 路とを備え、この制御回路は、ベリファイ動作におい て、髙電圧発生回路に、複数の異なるベリファイ電位を 発生させ、ベリファイ電位を越えるまでメモリセルの書 き込みまたは消去の動作のためのパルス電圧を複数回発 生させることを特徴とする不揮発性半導体記憶装置。

【請求項2】 請求項1に記載された不揮発性半導体記 憶装置において、

上記の制御回路は、上記の高電圧発生回路に、第1のベ リファイ電位を、第2のベリファイ電位より高く発生さ せることを特徴とする不揮発性半導体記憶装置。

請求項1に記載された不揮発性半導体記 【請求項3】 憶装置において、

上記の制御回路は、上記の高電圧発生回路に、同じベリ ファイ電位でのメモリセルのしきい値の変動分を変える 複数回のパルス電圧を発生させることを特徴とする不揮 発性半導体記憶装置。

【請求項4】 請求項3に記載された不揮発性半導体記 憶装置において、

上記の制御回路は、上記の髙電圧発生回路に、ベリファ イ動作においてメモリセルに印加するパルス電圧を、パ ルス幅を一定とし、電圧値を増加させて発生させ、第1 のベリファイ電位での電圧値の増加分を、第2のベリフ ァイ電位での増加分より大きくすることを特徴とする不 揮発性半導体記憶装置。

【請求項5】 請求項3に記載された不揮発性半導体記 憶装置において、

上記の制御回路は、上記の高電圧発生回路に、ベリファ イ動作においてメモリセルに印加するパルス電圧を、電 圧値を一定とし、パルス幅を増加させて発生させ、第1 のベリファイ電位でのパルス幅の増加分を、第2のベリ ファイ電位での増加分より大きくすることを特徴とする 不揮発性半導体記憶裝置。

【請求項6】 外部から入力されるアドレス信号をデコ ードして行の選択を行なう第1のデコーダと、外部から 入力されるアドレス信号をデコードして列の選択を行な う第2のデコーダと、行及び列の方向に配列され上記の 第1と第2のデコーダの出力に基づいて外部からの情報 を電気的に書き込みまたは消去される複数のメモリセル

た情報が所定の状態であるかを判定するセンスアンプ と、電源電圧と異なる電圧を発生する髙電圧発生回路 と、第1と第2のデコーダと高電圧発生回路の動作を制 御する制御回路とを備え、上記のセンスアンプは、セン スアンプの感度が変更可能であることを特徴とする不揮 発性半導体記憶装置。

2

請求項6に記載された不揮発性半導体記 【請求項7】 憶装置において、

上記のセンスアンプは、感度の異なるトランジスタが並 列に接続されてなることを特徴とする不揮発性半導体記 憶装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電気的に書き込 みや消去をおこなうフラッシュメモリなどの不揮発性半 導体記憶装置に関するものである。

[0002]

【従来の技術】電気的に書き込みや消去をおこなうフラ ッシュメモリなどの不揮発性半導体記憶装置は、高電圧 をメモリセルに印加することで、フローティングゲート に電子を注入したり、注入された電子を引き抜いたりし て、そのメモリセルのしきい値Vthを変化させ、情報" 1"、"0"を記憶する。たとえば、DINOR型フラッ シュメモリにおいて、"0"状態は、フローティングゲー トから電子を抜いた状態、すなわち、しきい値が低い状 態であり、NOR型フラッシュメモリにおいて、"0"状 態は、フローティングゲートから電子を注入した状態、 すなわち、しきい値が髙い状態となっている。また、" 1"状態は、これとは逆の状態となる。このように、書 き込みや消去の方法により、各状態が異なっている。し きい値は、規格に定められた値をとらねばならない。べ リファイ動作とは、内部で発生された基準電圧(ベリフ ァイ電位)を用いて、その電圧で読み出したときに希望 する期待値のデータになっているかを検証する動作をい う。ある値までメモリセルのしきい値を変化させるに は、高電圧の印加と、その高電圧により発生された基準 電圧を用いたベリファイ動作を、期待するデータになる まで繰り返す。

[0003]

30

40 【発明が解決しようとする課題】不揮発性半導体記憶装 置において、書き込みと消去の時のしきい値の分布は、 高電圧の印加の方法で決まり、通常0.5~1.0 Vぐら いの幅になる。今後、電源電圧が1.8 Vなどに低下し ていくと、しきい値分布の下限側が、0.5~1.0 Vぐ らいまで下がってしまい、読み出しのアクセス時間が遅 くなることや、その下がり過ぎたビットにより同一ビッ ト線上にあるメモリセルが実際よりしきい値が低く見え てしまい、それ以上下がらなくなってしまうことといっ た不具合が生じやすくなる。このため、しきい値分布を からなるメモリアレイと、これらのメモリセルに記憶し 50 狭くする必要や、分布の下限を上げる必要がある。ま

10

3

た、1つのメモリセルに"1"と"0"の2値だけでなく多くの情報を持たせる多値化の要求があるが、この場合も、複数のしきい値分布を設けるので、しきい値分布の狭帯化のためには、1回の高電圧印加でしきい値が変化する量を小さくするような電圧または時間を設定すればよいと考えられる。しかし、この方法は、その分よけいに印加パルス数が増えてしまうため、動作時間が大幅に増加するという問題点がある。また、書き込みと消去を繰り返していると、メモリセルのしきい値が分布からはずれて0.5 V以下まで下がり過ぎてしまうセルが偶発的に発生する。この現象により、低電源電圧動作化していくときと同じような不具合がひきおこされる。

【0004】本発明の目的は、メモリセルのしきい値分布をより効率的に制御できる不揮発性半導体記憶装置を 提供することである。

#### [0005]

【課題を解決するための手段】この発明に係る不揮発性 半導体記憶装置は、外部から入力されるアドレス信号を デコードして行の選択を行なう第1のデコーダと、外部 から入力されるアドレス信号をデコードして列の選択を 行なう第2のデコーダと、行及び列の方向に配列され上 記の第1と第2のデコーダの出力に基づいて外部からの 情報を電気的に書き込みまたは消去される複数のメモリ セルからなるメモリアレイと、メモリセルに記憶した情 報が所定の状態であるかを判定するセンスアンプと、電 源電圧と異なる電圧を発生する髙電圧発生回路と、第1 と第2のデコーダと高電圧発生回路の動作を制御する制 御回路とを備える。この制御回路は、ベリファイ動作に おいて、高電圧発生回路に、複数の異なるベリファイ電 位を発生させ、ベリファイ電位を越えるまでメモリセル の書き込みまたは消去の動作のためのパルス電圧を複数 回発生させる。また、この発明に係る不揮発性半導体記 憶装置において、上記の制御回路は、上記の高電圧発生 回路に、第1のベリファイ電位を、第2のベリファイ電 位より高く発生させる。また、この発明に係る不揮発性 半導体記憶装置において、上記の制御回路は、上記の高 電圧発生回路に、同じベリファイ電位でのメモリセルの しきい値の変動分を変える複数回のパルス電圧を発生さ せる。また、この発明に係る不揮発性半導体記憶装置に おいて、上記の制御回路は、上記の高電圧発生回路に、 ベリファイ動作においてメモリセルに印加するパルス電 圧を、パルス幅を一定とし、電圧値を増加させて発生さ せ、第1のベリファイ電位での電圧値の増加分を、第2 のペリファイ電位での増加分より大きくする。また、こ の発明に係る不揮発性半導体記憶装置において、上記の 制御回路は、上記の髙電圧発生回路に、ベリファイ動作 においてメモリセルに印加するパルス電圧を、電圧値を 一定とし、パルス幅を増加させて発生させ、第1のベリ ファイ電位でのパルス幅の増加分を、第2のベリファイ 50 電位での増加分より大きくする。また、この発明に係る 不揮発性半導体記憶装置は、外部から入力されるアドレス信号をデコードして行の選択を行なう第1のデコーダと、外部から入力されるアドレス信号をデコードしての選択を行なう第2のデコーダと、行及び列の方向に配列され上記の第1と第2のデコーダの出力に基される外部からの情報を電気的に書き込みまたは消去されるメモリセルからなるメモリアレイと、これらのよるよモリセルに記憶した情報が所定の状態であるかを判定を発生する高電圧と異なる電圧を発生する高電圧発生回路と、第1と第2のデコーダと高電圧を発生する高電圧発生回路と、第1と第2のデコーダと高電圧を発生する高路に表する場合である。また、この野に係る不揮発性半導体記憶装置において、上記のセ

## されてなる。 【0006】

【発明の実施の形態】以下、添付の図面を参照して本発明の実施形態について説明する。

ンスアンプは、感度の異なるトランジスタが並列に接続

### 0 実施の形態1

図1は、本発明に係る半導体記憶装置の1実施の形態で あるフラッシュメモリの全体の構成を示す。複数のメモ リセルのマトリクスからなるメモリアレイ2の周辺に、 マトリクスの行と列を選択するためのXデコーダ4とY デコーダ6とが設けられる。また、データ入力用の書込 回路8とデータ出力用のセンスアンプ10がメモリアレ イ2にYデコーダ6を介して接続される。制御回路12 は、外部から各種制御信号を受けて、メモリ内部を制御 するための各種の制御信号を発生する。たとえば、制御 回路12は、カウンタを備え、Xデコーダ4とYデコー ダ6にアドレス信号を供給する。高電圧発生回路14 は、内部降圧回路であり、制御回路12から受け取った 制御信号に基づき、内蔵するレジスタにデータを格納 し、レジスタに与えられたデータに基づき、外部から供 給された電源電圧Vccとは異なる種々の電圧を発生す る。この高電圧発生回路14は、ベリファイ動作用のベ リファイ電位をも発生する。ここで、制御回路12から レジスタに与えられたデータによりベリファイ電位の電 圧値または時間を変化させる。発生されたベリファイ電 位はXデコーダ4とYデコーダ6に出力される。センス アンプ10は、ベリファイ動作のため、メモリセルから 読み出した信号を制御回路12にも出力する。

【0007】図2と図3は、DINOR型フラッシュメモリのメモリセルにおける書き込み/消去の動作における電子の動きを図式的に示す。図2と図3は、図1に示すメモリアレイ2を構成する1つのメモリセルの図式的な断面を示す。各メモリセルは、半導体基板40の上に形成されたソース拡散領域42とドレーン拡散領域44、フローティングゲート46、コントロールゲート48を備える。メモリセルの周囲の回路との接続は従来と

特開平10-228784

5

【0008】図4は、DINOR型フラッシュメモリに おける制御回路12による書き込み/消去動作のプログ ラムの基本的なフローを示す。ここで、複数の異なるべ リファイ電位を用いて、書き込みまたは消去の動作を複 数回おこなう。第1の動作では、髙電圧発生回路14に より発生される第1のベリファイ電位は、第2の動作で 発生される第2のベリファイ電位より高い。それぞれの ベリファイ電位に対して、次に説明するように、異なる 高電圧をメモリセルに順次印加する。<br/>ベリファイコマン ドが入力されると(ステップS10)、まず第1の動作 として、従来と同様、または、従来よりも大きい変化分 でしきい値が変動するような電圧および時間の設定をお こなう(ステップS12)。次に、その設定された電圧 を印加し(ステップS14)、その髙電圧を印加したセ ルに対してベリファイ電位を従来より高くした第1ベリ ファイ電位をワード線電位として設定し(ステップS1 6)、読み出しを行い、読み出されたデータが期待され た値となっているかどうかを判定する(ステップS1 8)。このとき、期待値になっていないセルがある場合 には (ステップS20でNO) 、ステップS12に戻 り、再度高電圧をメモリセルに印加し、第1のベリファ イ電位によるベリファイ動作を繰り返す。この一連の動 作を、髙電圧を印加したメモリセルすべてについてベリ ファイ動作による判定が期待値になるまで行い、すべて のメモリセルのしきい値が期待値になれば(ステップS 20でYES)、次の第2の動作に移る。第2の動作と して、まず、第2の動作に対応する電圧および時間の設 定をおこなう(ステップS22)。次に、その設定され た電圧を印加し(ステップS24)、その高電圧を印加 40 したセルに対してベリファイ電位を従来より高くした第 2ベリファイ電位をワード線電位として設定し (ステッ プS26)、読み出しを行い、読み出されたデータが期 待された値となっているかどうかを判定する(ステップ S28)。第2のベリファイ電位は、第1のベリファイ 電位より低い。また、第2の動作では、高電圧印加用の 電位と時間を、第1の動作におけるよりもしきい値の変 化分を小さくして設定する。このとき、期待値になって いないセルがある場合には(ステップS30でNO)、 ステップS22に戻り、再度髙電圧をメモリセルに印加 50 し、第2のベリファイ電位によるベリファイ動作を行なう。この一連の動作を、高電圧を印加したセルすべてがベリファイ動作による判定が期待値になる(ステップS30でYES)まで行う。

6

【0009】次に、髙電圧印加における電圧と時間の設 定(ステップS12,S22)についてさらに具体的に 説明する。図5は、DINOR型フラッシュメモリにお ける書き込み動作での高電圧印加方法を示す。ここで、 1回の髙電圧を印加する時間は500 µ s と一定に設定 している。メモリセルのゲートは、たとえば-11Vの 負電圧を印加し、ソースとウェルをフローティングとす ると、ドレーンに印加する髙電圧は、第1の動作では、 たとえば5 Vから0.4 Vきざみに増加させていくよう にすることで、しきい値の変化分を一定にする。こうし て、第1の動作において、図6に示されるように、しき い値 $V_{\mathsf{th}}$ は、第1のベリファイ電位を上限として分布す る。また、第2の動作では、印加電圧を5∨から0.2 Vきざみに増加させていくようにすることで、しきい値 の変化分を一定にする。これにより、しきい値の変化分 は一定で、その変化分は第1の動作より小さくできる。 こうして、図6に示されるように、しきい値は、第2の ベリファイ電位を上限として狭い範囲に分布する。この ように、複数回の書き込みの動作がそれぞれ異なる電圧 印加条件でおこなわれる。

【0010】図5と図6に示されるように、第1の動作では、高電圧の印加において、しきい値の変化分を大きくするような電圧と時間の設定をすることで、高速にしきい値を変化させる。次の第2の動作では、第1の動作よりもしきい値の変化分を小さくするような電圧と時間の設定をする。こうして、しきい値の分布を狭くすることができる。これにより、高速にしきい値を変化できるとともに、メモリのしきい値分布を狭帯域化できる。また、書き込みと消去を繰り返しているときに発生するしきい値が分布からはずれてしまうセルに対しても、第1の動作での高めのベリファイ電位を設定することで、分布から大きく外れることを防ぐこともできる。

【0011】実施の形態2

(5)

40

特開平10-228784

7

る。これにより、しきい値の変化分を一定にするとともに、しきい値の変化分は第2の動作のほうが第1の動作より小さくしている。このように、第1と第2の動作において、複数回の書き込みの動作がそれぞれ異なる電圧印加条件でおこなわれる。このような高電圧印加を用いることにより、実施の形態1と同様に、高速にしきい値を変化できるとともに、メモリのしきい値分布を狭帯域化できる。

# 【0012】実施の形態3

実施の形態3のフラッシュメモリは、NOR型フラッシ 10 ュメモリである。図8と図9は、図1に示すメモリアレイ2を構成する1つのメモリセルの図式的な断面図であり、NOR型フラッシュメモリにおける書き込み/消去の動作での電子の動きを図式的に示す。メモリセルは、半導体基板60の上に形成されたソース拡散領域62とドレーン拡散領域64、フローティングゲート66、コントロールゲート68を備える。図8に示すように、書き込み時にはドレイン領域64からフローティングゲート66に電子(e-)が移動され、図9に示すように、消去時にはフローティングゲート66から基板60に電 20子が移動される。

【0013】図10は、NOR型フラッシュメモリにお ける消去動作の際の髙電圧印加方法を示す。メモリセル のゲート68は、たとえば0 Vの電圧(または負電圧) を印加し、ドレイン64をフローティングとする。1回 の高電圧を印加する時間は500μsと一定にしてい る。ソース62とウェル64にはたとえば第1の動作で は、第1のベリファイ電位で印加電圧を5 Vから0.4 Ⅴきざみに増加させていくようにすることで、しきい値 の変化分を一定にする。さらに第2の動作では、第2の ベリファイ電位で印加電圧を5 V から0.2 V きざみに 増加させていくようにすることで、しきい値の変化分を 一定にする。これにより、しきい値の変化分は一定で、 その変化分は第1の動作より小さくできる。このよう に、複数回の消去の動作がそれぞれ異なる電圧印加条件 でおこなわれる。なお、消去動作は、複数のメモリセル について同時におこなわれる。このような高電圧印加を 用いることにより、実施の形態1と同様に、高速にしき い値を変化できるとともに、メモリのしきい値分布を狭 帯域化できる。

#### 【0014】実施の形態4

実施の形態4の半導体記憶装置は、実施の形態3と同様に、NOR型フラッシュメモリであり、図11は、NOR型フラッシュメモリにおける消去動作の際の高電圧印加方法を示す。第1と第2の動作において、複数回の書き込みの動作がそれぞれ異なる電圧印加条件でおこなわれる。実施の形態3では、メモリセルのソースに印加される電圧を変化させていたが、本実施の形態では、メモリセルのソースに電圧が印加される時間を変化させる。メモリセルのゲートは、たとえば0Vの電圧を印加し、

ドレーンの電位をフローティングにし、ソースとウエルにはたとえば10.0 Vの固定の電圧を印加する。そして、第1の動作では、印加時間をたとえば( $200\mu$ s ×1.5 个回数)とべき乗で増加させ、第2の動作では、印加時間をたとえば( $200\mu$ s ×1.2 个回数)とべき乗で増加させる。これにより、しきい値の変化分を一定にするとともに、しきい値の変化分は第2の動作のほうが第1の動作より小さくしている。このような高電圧印加を用いることにより、実施の形態3と同様に、高速にしきい値を変化できるとともに、メモリのしきい値分布を狭帯域化できる。

#### 【0015】実施の形態5

以上に説明した実施の形態では、髙電圧発生回路で発生 した複数の基準電圧(ベリファイ電位)を用いて検出レ ベルを変えているが、実施の形態5では、センスアンプ の感度を変更することで疑似的に検出レベルを変える。 図12は、メモリセル80に接続されたセンスアンプ1 0'を示す。メモリセル80のコントロールゲートは、 ワードライン信号WLに接続され、ソースは、この図で は接地されている。ドレーンは、NMOSトランジスタ 82を介して、センスアンプ10'に接続される。この トランジスタ82は、カラム信号(Y選択信号)により 選択される。また、NMOSトランジスタ84は、バイ アス回路86によりビット線の電位を1V付近に抑える ようにしている。センスアンプ10'において、負荷回 路は、2個のPMOSトランジスタ102、104から 構成される。通常の動作、すなわち読み出し動作の場 合、第1PMOSトランジスタ102のゲートを0Vと し、第2PMOSトランジスタ104のゲートを電源電 圧とする。この第1 PMOSトランジスタ102は、従 来のセンスアンプと同じサイズである。ベリファイ動作 時は、第1PMOSトランジスタ102よりも駆動能力 の小さい、すなわち、サイズの小さい第2 PMOSトラ ンジスタ104をオンさせる。これにより、メモリセル のゲート電圧が一定でも、ゲート電圧を見掛け上高くみ せることができる。図13は、メモリセルのゲート電位 WLとメモリセルに流れる電流 I cellの関係を示す。負 荷のPMOSトランジスタ104のサイズを小さくする ことにより、感度が、実線で示すノーマルな感度(PM OSトランジスタ102の感度) から破線で示す感度に 増加する。こうして、ゲート電圧を変化させているかの ごとく見せることができる。ベリファイ動作において は、図4に示すフローが同様に用いられるが、ステップ S16、S26におけるベリファイ電位設定の代わりに PMOSトランジスタが選択される。こうして、ベリフ ァイ動作において、しきい値の分布を、高速に変化で き、かつ、メモリセルのしきい値を狭帯域化できる。ま た、分布から大きく離れるビットをなくすことができ る。これにより、前記のベリファイ電位を発生させる回 路を内部に複数備えることなく、センスアンプの感度を

(6)

特開平10-228784

9

変えることができ、同様の機能を果たすことができ、回路を少なくすることができる。なお、センスアンプにおいて、駆動能力の異なるPMOSトランジスタの数は3個以上であってもよい。

【0016】以上に複数の高電圧印加方法を説明した。しかし、その他の、より簡単な一定電圧、一定時間での高電圧印加方法およびこれらの複合方法も考えられる。また、上述の実施形態はメモリセルのしきい値を下げる動作について説明したが、当然のごとくメモリセルのしきい値を上げる動作についても適応できることは明白である。

#### [0017]

【発明の効果】この発明に係る不揮発性半導体記憶装置 は、外部から入力されるアドレス信号をデコードして行 の選択を行なう第1のデコーダと、外部から入力される アドレス信号をデコードして列の選択を行なう第2のデ コーダと、行及び列の方向に配列され上記の第1と第2 のデコーダの出力に基づいて外部からの情報を電気的に 書き込みまたは消去される複数のメモリセルからなるメ モリアレイと、メモリセルに記憶した情報が所定の状態 であるかを判定するセンスアンプと、電源電圧と異なる 電圧を発生する高電圧発生回路と、第1と第2のデコー ダと高電圧発生回路の動作を制御する制御回路とを備え る。この制御回路は、ベリファイ動作において、髙電圧 発生回路に、複数の異なるベリファイ電位を発生させ、 ベリファイ電位を越えるまでメモリセルの書き込みまた は消去の動作のためのパルス電圧を複数回発生させるの で、しきい値の分布を髙速に変化でき、かつ、メモリセ ルのしきい値を狭帯域化できる。また、分布から大きく 離れるビットをなくすことができる。

【0018】また、この発明に係る不揮発性半導体記憶 装置において、上記の制御回路は、上記の髙電圧発生回 路に、第1のベリファイ電位を、第2のベリファイ電位 より高く発生させるので、書き込みと消去を繰り返して いるときに発生するしきい値が分布からはずれてしまう セルに対しても、第1の動作での髙めのベリファイ電位 を用いることで、分布から大きく外れることを防ぐこと ができ、オーバープログラムが起こりにくくなる。第1 の高いベリファイ電位を用いて、しきい値を髙速に変化 でき、第2の低いベリファイ電位を用いて、しきい値分 布を狭くできる。また、この発明に係る不揮発性半導体 記憶装置において、上記の制御回路は、上記の高電圧発 生回路に、同じベリファイ電位でのメモリセルのしきい 値の変動分を変える複数回のパルス電圧を発生させるの で、分布の幅を狭めるとともに、プログラム時間を短縮 できる。たとえば、上記の制御回路は、上記の高電圧発 生回路に、ベリファイ動作においてメモリセルに印加す るパルス電圧を、パルス幅を一定とし、電圧値を増加さ せて発生させ、第1のベリファイ電位での電圧値の増加

ので、分布の幅を狭めるとともに、プログラム時間を短縮できる。たとえば、上記の制御回路は、メモリセルに印加するパルス電圧を、電圧値を一定とし、パルス幅を増加させて発生させ、第1のベリファイ電位でのパルス幅の増加分を、第2のベリファイ電位での増加分より大きくするので、分布の幅を狭めるとともに、プログラム

10

【0019】また、この発明に係る不揮発性半導体記憶 装置は、外部から入力されるアドレス信号をデコードし て行の選択を行なう第1のデコーダと、外部から入力さ れるアドレス信号をデコードして列の選択を行なう第2 のデコーダと、行及び列の方向に配列され上記の第1と 第2のデコーダの出力に基づいて外部からの情報を電気 的に書き込みまたは消去される複数のメモリセルからな るメモリアレイと、これらのメモリセルに記憶した情報 が所定の状態であるかを判定するセンスアンプと、電源 電圧と異なる電圧を発生する高電圧発生回路と、第1と 第2のデコーダと高電圧発生回路の動作を制御する制御 回路とを備え、上記のセンスアンプは、センスアンプの 感度が変更可能であるので、センスアンプの感度を変え ることより、しきい値分布が髙速に変化でき、また、し きい値分布を狭くできる。センスアンプの感度を変更す ることにより、ベリファイ電位を内部で複数発生する回 路を設けなくても、検出レベルを疑似的に変更できる。 これにより、センスアンプの感度を変えることにより、 しきい値の分布を、同様に髙速に変化でき、かつ、メモ リセルのしきい値を狭帯域化できる。また、分布から大 きく離れるビットをなくすことができる。また、この発 明に係る不揮発性半導体記憶装置において、上記のセン スアンプは、感度の異なるトランジスタが並列に接続さ れてなるので、いずれかのトランジスタを選択的に用い ることによりセンスアンプの感度が変更可能である。

### 【図面の簡単な説明】

30

時間を短縮できる。

【図1】 本発明に係る半導体集積回路装置の1例であるフラッシュメモリの全体の構成を示すブロック図である。

【図2】 DINOR型フラッシュメモリの書き込みの 動作における電子の動きを示す図である。

【図3】 DINOR型フラッシュメモリの消去の動作40 における電子の動きを示す図である。

【図4】 この発明の実施の形態1におけるフラッシュメモリにおける書き込み/消去動作の基本的なフローチャートである。

【図5】 DINOR型フラッシュメモリにおける書き 込み動作での高電圧印加を示すタイムチャートである。 【図6】 この発明の実施の形態1におけるフラッシュ メモリにおけるしきい値の分布の図式的なグラフであ

せて発生させ、第1のベリファイ電位での電圧値の増加 【図7】 この発明の実施の形態2のDINOR型フラ 分を、第2のベリファイ電位での増加分より大きくする 50 ッシュメモリにおける書き込みの際の高電圧印加を示す (7)

特開平10-228784

11

タイムチャートである。

【図8】 DINOR型フラッシュメモリの書き込み動 作における電子の動きを示す図である。

【図9】 DINOR型フラッシュメモリの消去動作に おける電子の動きを示す図である。

【図10】 この発明の実施の形態3のNOR型フラッ シュメモリにおける消去動作の際の高電圧印加を示すタ イムチャートである。

【図11】 この発明の実施の形態4のNOR型フラッ シュメモリにおける消去動作の際の高電圧印加を示すタ 10 イムチャートである。


【図12】 この発明の実施の形態5のフラッシュメモ リにおけるメモリセルとセンスアンプを含む回路の図で

12


ある。

【図13】 この発明の実施の形態5のフラッシュメモ リにおけるメモリセルのゲート電位(WL)とメモリセ ルに流れる電流 (Icell) の関係を示すグラフである。 【符号の説明】


2 メモリアレイ、 4 Xデコーダ、 6 Yデコー 10 センスアンプ、 12 制御回路、 髙電圧発生回路。









【図6】



[図11]



【図12】



(9)

特開平10-228784

[図13]

